pic24c5xx.def

PIC 24C5XX Native
OPTION 16BIT
CLASS REGS
INDF=0,TMR0=1,PCL=2,STATUS=3,FSR=4,OSCCAL=5,GPIO=6
CLASS DEST
0=0,1=2
*
ADDWF	\{REGS},\{DEST}
1C|2|1>4 \1&0F
ADDWF	\(5),\{DEST}
1C|2|1>4 \1&0F
ANDLW	\B
E0|1>4 \1&0F
ANDWF	\{REGS},\{DEST}
14|2|1>4 \1&0F
ANDWF	\(5),\{DEST}
14|2|1>4 \1&0F
BCF	\{REGS},\(3)
40|2<1|1>4 \1&0F
BCF	\(5),\(3)
40|2<1|1>4 \1&0F
BSF	\{REGS},\(3)
50|2<1|1>4 \1&0F
BSF	\(5),\(3)
50|2<1|1>4 \1&0F
BTFSC	\{REGS},\(3)
60|2<1|1>4 \1&0F
BTFSC	\(5),\(3)
60|2<1|1>4 \1&0F
BTFSS	\{REGS},\(3)
70|2<1|1>4 \1&0F
BTFSS	\(5),\(3)
70|2<1|1>4 \1&0F
CALL	\B
90|1>4 \1&0F
CLRF	\{REGS}
06|1>4 \1&0F
CLRF	\(5)
06|1>4 \1&0F
CLRW
04 00
CLRWDT
00 04
COMF	\{REGS},\{DEST}
24|2|1>4 \1&0F
COMF	\(5),\{DEST}
24|2|1>4 \1&0F
DECF	\{REGS},\{DEST}
0C|2|1>4 \1&0F
DECF	\(5),\{DEST}
0C|2|1>4 \1&0F
DECFSZ	\{REGS},\{DEST}
2C|2|1>4 \1&0F
DECFSZ	\(5),\{DEST}
2C|2|1>4 \1&0F
GOTO	\(8)
A0|1>4 \1&0F
INCF	\{REGS},\{DEST}
28|2|1>4 \1&0F
INCF	\(5),\{DEST}
28|2|1>4 \1&0F
INCFSZ	\{REGS},\{DEST}
3C|2|1>4 \1&0F
INCFSZ	\(5),\{DEST}
3C|2|1>4 \1&0F
IORLW	\B
D0|1>4 \1&0F
IORWF	\{REGS},\{DEST}
10|2|1>4 \1&0F
IORWF	\(5),\{DEST}
10|2|1>4 \1&0F
MOVF	\{REGS},\{DEST}
20|2|1>4 \1&0F
MOVF	\(5),\{DEST}
20|2|1>4 \1&0F
MOVLW	\B
C0|1>4 \1&0F
MOVWF	\(5)
02|1>4 \1&0F
NOP
00 00
OPTION
00 02
RETLW	\B
80|1>4 \1&0F
RLF	\{REGS},\{DEST}
34|2|1>4 \1&0F
RLF	\(5),\{DEST}
34|2|1>4 \1&0F
RRF	\{REGS},\{DEST}
30|2|1>4 \1&0F
RRF	\(5),\{DEST}
30|2|1>4 \1&0F
SLEEP
00 03
SUBWF	\{REGS},\{DEST}
08|2|1>4 \1&0F
SUBWF	\(5),\{DEST}
08|2|1>4 \1&0F
SWAPF	\{REGS},\{DEST}
38|2|1>4 \1&0F
SWAPF	\(5),\{DEST}
38|2|1>4 \1&0F
TRIS
00 06
XORLW	\B
F0|1>4 \1&0F
XORWF	\{REGS},\{DEST}
18|2|1>4 \1&0F
XORWF	\(5),\{DEST}
18|2|1>4 \1&0F
ORG	\W
\O1
END	\W
\S1
DB	\L
\1
DS	\W
\B1
EQU	\W
\E1
PUBLIC
\P
LIB PROC
\R
LIB ENDP
\Q
PUBLIC EQU
\P\E1
EXTERN
\X
*